PATENT ABSTRACTS OF JAPAN

(11)Publication number:

55-115155

(43) Date of publication of application: 04.09.1980

(51)Int.Cl.

G06F 15/06 G06F 9/46

G06F 15/18

(21)Application number: 54-022252

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

27.02.1979


(72)Inventor: SAKAO TAKASHI

(54) ONE CHIP MULTI-MICROCOMPUTER

(57)Abstract:

PURPOSE: To constitute one chip multi-microcomputer simply on the semiconductor integrated circuit, by selecting a plurality sets of program status, enabling to execute a plurality of programs in the instruction memory.

CONSTITUTION: A plurality sets of program status PS1A, 1B respectively containing the stack pointer indicating the stack address, program counter indicating the address of executive instruction, internal flag including the operation flag in the control system and exclusive use register including the address register of the data memory 6, are provided. Further, the instruction memory 2 storing the program, instruction decoder 4 producing the control signal from the instruction word, data memory 6, arithmetic logical operation section 7, input and output circuit 8, internal data bus 9, PS selection circuit 10, and PS selection control circuit 11, are provided and one chip microcomputer is constituted so that control program is alternately executed by one instruction with the circuits 11 and 10 for PS1A, 1B.



(19) 日本国特許庁 (JP)

⑩特許出願公開

⑫ 公開特許公報(A)

昭55—115155

60Int. Cl.3

All Sugar

22出

識別記号

庁内整理番号

49公開 昭和55年(1980)9月4日

G 06 F 15/06 9/46 15/18

7257—5 B 6745—5 B 7165—5 B

発明の数 1 審査請求 未請求

(全5頁)

⑤1 チップマルチマイクロコンピュータ

門真市大字門真1006番地松下電

器産業株式会社内

②特 願 昭54-22252

顧 昭54(1979)2月27日

72発 明 者 坂尾隆

加出 願 人 松下電器産業株式会社

門真市大字門真1006番地 砂代 理 人 弁理士 中尾敏男

外1名

頭 繼 4

1、発明の名称

17

1 チップマルチマイクロコンピュータ

2、特許請求の範囲

奥行命令のアドレスを指示するプログラムカウ ンタ、スタックアトレスを指示するスタックポイ ンタ、制御システム内の演算フラッグを含む内部 フラッグ、およびデータメモリのアドレスレジス タを含む専用レジスタをそれぞれ含む複数組のブ ログラムステイタスを設け、プログラムを記憶す るインストラクションメモリ、命令酷より制御 信 号を生成する命令デコーダ、処理データの一時記 微に使用するデータメモリ、算術論理演算回路、 入出力回路、および前記各構成要素間のデータ転 送を行う内部データバスの全部あるいは少くとも 一部を共用し、かつ前記複数組のブログラムステ イタスから実行プログラムステイタスを選択する プログラムスティタス選択回路および前記プログ ラムステイタス選択回路を制御するプログラムス テイタス制御回路を設け、前記複数組のプログラ

ムステイタスを選択して、前記インストラクションメモリ内の複数個のプログラムを実行可能とする 2 テップマルチマイクロコンビュータ。

3、発明の詳細な説明

本発明は半導体集積回路上に構成される1チップマイクロコンビュータに関するものである。

この種の1チップマイクロコンピュータは半導体集積回路上にコンピュータの全ての機能、即ち制御命令が記憶されているインストラクションメモリ、操作データを記憶するデータメモリ、外部との入出力を可どる入出力回路部、処理データの演算を行う算備論理演算部、インストラクションメモリを順次解説することにより前配各部の制御を実行する命令デコード制御回路部、及び各解成要素へ同期したタイミングを供給するタイミング生成部を主導成要素とし、前配各部を有級的に結合した制御システムである。

従来の1 チップマイクロコンピュータのプロック図を第1 図に示す。

第1図において、1はブロクラムスティタス (以下PSと略記する)、2はインストラクションメモリ(以下ROMと略記する)、3はインストラクションレジスタ(以下IRと略記する)、4は命令デコーダ、5は各級収毀業へ供給するタイミング制御信号を作成するタイミング生成回路、6はデータメモリ(以下RAMと略記する)、7は箕衡論理復算部(以下ALUと略記する)、8は入出力回路、9は前配名契器間のデータを転送する内部データバスである。

なおPS1は命令を配慮するROM2の番地を指示するプログラムカウンタ、RAMの中のスタック飯域のアドレスを示すスタックポインタ、ALUTの演算によって待られる桁上り信号及び客検出信号をそれぞれ記憶する演算フラッグを含む各権フラッグ及びRAMののアドレスレジスタとなるデータメモリアドレスレジスタを含む各種レジスタにより解成される。

次にとの1チップマイクロコンピュータの動作 を簡単に説明する。

牌 クロコンピュータ部全体で処理をする、マルチマイクロコンピュータの構成をとることも考えられる。しかしマルチマイクロコンピュータの構成をとればマイクロコンピュータ数の増加によるコストアップ及びマルチマイクロコンピュータ構成が持つ制御の複雑さ、例えば相互のデータ転送方法やプロセス制のデッドロックの問題等が発生する。

本発明は上述した問題を解決するもので、以下
にその実施例とともに説明する。第2区において、
第1図のコンピュータと異なるのはPS1に代え
PS1A,1B、PS選択回路10及びPS切換
側御回路11で構成したところにある。なおPS 1A及びPS1Bはそれぞれ第1図におけるPS 1に相当するもので、2組のプログラムステイタ スを有することになる。またPS選択回路10は ブログラムステイタスPS1A,PS1BをPS 切換側回路11よりの制御信号によって選択する。

次にこの1 チップマイクロコンピュータの動作 を脱的する。プログラムステイタス**PS1**A PS1中のプログラムカウンタによって指示されるROM2中の命令語はIR3に脱出される。 IB3に登録された内容は命令デコーダ4によって解脱され、構成要素各部の制御信号を生成する。命令デコーダ4によって得られる制御信号によって、プログラムカウンタの修飾、ALUでによるデータの演算加工、及び入出力回路Bを介する入出力動作を行う。

上述した1チップマイクロコンピュータはリアルタイム制御を強く必要としない単一の流れからなる制御には適しており、半導体技術の発展によって非常に低価格であることと相俟って、多益に使用されている。しかし複数の仕事をリアルタイムで処理する必要がある場合に従来の1チップマイクロコンピュータを使用すれば割込処理機能を設けても非常に複雑なプロクラム制御が必要となる。

また、複数個の1チップマイクロコンビュータ に仕事を分割し、それらを有機的に結合し、各マ イクロコンビュータ間のデータ転送を行い、マイ

PS1B はPS切換制御回路11及びPS遊択回 路10によって第3図に示すように一命令つつ交 互に制御プログラムを実行する。即ちプログラム ステイクスのみみ有し、ROM2,RAM6、人 出力回路8、ALU7及び内部パス9等の全ての 資源を共有するマルチプロセッサシステムを構成 することになる。

したがって、との1チップマイクロコンピュータにおいて、相互に関連する2つの仕事をさせるプログラムとしては、それぞれの相互に関連しない仕事に対する独立なプログラムを作り、合仕事間の相互に関連するデータの引張しのためにNAM6を介して互いにデータを転送するプログラムを付加したものとなる。

また、2つ以上の仕事に対しても、その仕事を 2つのプログラムに分割して実行すればよく、単 一のプログラム列に記述するよりも、はるかに衝 単となる。

また、第2図におけるプログラムスティタスの 実行は必ずしも第3図に示すように交互に行う必 吸はなく、無4図に示すようにウェイト命令によってPS1Bの実行を一時停止し、PS1Bに対する側込み要求によって、再びPS1Bの実行を再開するようにしてもよい。この場合、PS1A

7 000

の実行を連続で可能であり、処理速度の向上が図 れる。

またド 5 1 A及び P 8 1 B それぞれの命令フェッチ,デコードタイミングと実行タイミングを第 5 図に示すようにクロスして設定すれば、第 2 図に示した 1 チップマイクロコンピュータの命令実行速度は改善される。なお第 5 図に示したようなサイクル制御を行うためには、第 2 図の命令デコーダ 4 の出力に、 P 8 1 A 及び P S 1 B の各実行サイクル間、一時データを保持するためのラッチを設ければよい。

以上に述べたように1チップマイクロコンピュータを構成すればROM2中に納められるプログラムの一部共用も容易となり、ROM容量は減少する。

無 6 例はR O M 2 の分割使用例を示すもので、

PSの数が2つの場合で説明したが、この数を増 すことは容易に可能である。また実施例ではPS 以外の全ての貨旗を共用する構成について述べた が、質源の一部を共用するシステムも容易に考え られる。

, 上記実施例より明らかなように本発明によれば 半導体製積回路上に1チップサイズの増加をそれ ほど伴わずに1チップマルチマイクロコンピュー タの解成が可能になる。

4、図面の簡単な説明

第1図は従来の1チップマイクロコンピュータのブロック函、第2図は本発明による1チップマイクロコンピュータのプロック図、第3図および第4図はその1チップマイクロコンピュータの実行登移図、第5図は他の使用状態における実行登移図、第6図はEOMの分割使用例を示す図である。

1 ム, 1 と……プログラムステイタス、2……インストラクションメモリ、6……データメモリ、7……類衝輪強演算部、8……人出力回路、9…


ROM2の領域は、PSIA専用プログラム領域 RA, PS1 B専用プログラム領域RB, PS1A. PS1B共用プログラム領域RCに分割される。 またPSIA専用プログラム領域RA及びPS1B 専用プログラム領域RBには、それぞれPS1A プログラム開始アドレスAD1,PS1Bプログ ラム開始アドレスAD2が存在する。即ち1チッ プマイクロコンピュータの初期スタート時には PSIA, PSIB 中のそれぞれのプログラムカ ウンタはPSIAプログラム開始アドレス、PS 1 B 開始 アドレス にセットされブログラム 実行を 開始する。PSIA及びPSIBのそれぞれのブ ログラムカウンタがAOM2の全額収をアクセス 可能ならば、各プログラム サイズは自由に設定可 能である。またRAMBも共用するため、2つの プログラム間のデータ交換も容易となる。さらに 全ての入出力回路 B も 共用することによって、2 つのプログラムで対等に外部接続機器の制御可能 であり、制御ブログラムの作成は容易になる。

なお、以上の説明では、ブログラムスティタス

10 ,...

…内部データバス、10……P5型状回路、11 ……PS切換制御回路。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名



PSIA	PSIA	7818 7-17-17	
P818	FS1A *-17-105	7818 ₹4₹	
PSIA	P31A *₹\$₹	P31B 7274-57-1-	
PS 18	P81A 75347	PSIB ≹1F	
PSIA	PS1A ★#5	7818 704 FJ-4	
PSIB	P81A 7xv4·973-F	7818 ¥¥17	
PSIA	PSJA 東打	727-77	

叔

5

塞

3	8
	9 9 8 3 7 6 6 5 5 6 6 5 6 6 6 6 6 6 6 6 6 6 6 6

7


嶽

PSH 實打 PSH 慶行 PSH 東纡 PSH 東纡 PSH 東纡 PSH 東纡 PSH 東纡	⊠	Pain 氣質 Pain 東行 Pain 東行 Pain 東行 Pain 東付 Pai

睞

國

寒



特許法第17条の2の規定による補正の掲載

附和 54 年特許顕第 22252 号(特開四55-115155 号 昭和 55 年 9 月 4 日発行 公開特許公報 55-1152 号掲載)については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 6 (3)

	<u> </u>
Int.Cl"。 繳別	記号 庁内整理番号
G06F 15/06	7343-5B
9/46	7218-5B
15/18	6619-58
n	
	•
	1

2、特許請求の範囲

(1) 実行命令のアドレスを指示するプログラムカ ウンタ、スタックアドレスを指示するスタックボ インタ、制御システム内の演算フラッグを含む内 部フラッグ、およびデータメモリのアドレスレジ スタを含む専用レジスタをそれぞれ含む複数組の プログラムステイタスを散け、ブログラムを記憶 するインストラクションメモリ、命令語より制御 信号を生成する命令デコーダ、処理データの一時 記憶に使用するデータメモリ、算術論理演算回路、 入出力回路、および前記各構成要素間のデータ転 送を行う内部データバスの全部あるいは少くとも 一部を共用し、かつ前記複数組のプログラムステ イタスから実行プログラムステイタスを選択する プログラムステイタス選択回路および前記プログ ラムステイタス選択回路を制御するブログラムス テイタス制御回路を設け、前配複数組のブログラ ムステイタスを選択して、前配インストラクショ ンメモリ内の複数個のプログラムを実行可能とす ることを特徴とする1チップマルチマイクロコン

手統補正書

昭和 58年11 月 // 日

特許庁長官段

1 事件の表示



昭和 5 4 年 特 昨 願 第 22262 号

2 発明の名称

1 チョブマルチマイクロコンピュータ

3 補正をする者

 事
 事
 由
 願
 人

 企
 事
 大阪府門真市大字門真1006番地名

 名
 年
 (582) 松下電器遊業株式会社

 企業者
 由
 下
 俊

4 代 型 人 〒 571

在 所 大阪府門真市大字門真1006 番地 松下電器 産業 株式会社 內

> 2 (5971) 弁理士 中 尾 敏 切ご病 (ロケコス) 日前

(油棉丸 缩适(电流)497-1121 电流法理分形

5 補 正 の 対 象 明細書の特許請求の範囲の欄

6 補正の内容 別紙の通り補正いたします。 が、



方式 (事

ピュータ。

(2) プログラムステイタス制鋼回路が、任意のプログラムステイタスの実行停止及び実行再開させる制御手段を有する特許請求の範囲第1項配収の 1チップマルチマイクロコンピュータ。